[초점] '3나노 기술 초격차' 삼성전자, 파운드리 업계 지각변동…TSMC 넘을까


GAA 기술도 최초 상용화…"고객 요구에 최적화된 제품으로 차세대 파운드리 주도"

[아이뉴스24 장유미 기자] 세계 최초로 GAA(Gate-All-Around) 기술을 적용한 3나노(nm, 나노미터) 파운드리 공정 기반의 초도 양산을 시작하며 삼성전자가 '기술 초격차' 경영의 새로운 전기를 맞았다. 업계 1위인 대만 TSMC보다 빠른 성과다. 이번 일로 파운드리 업계에 지각변동이 있을 것으로 예상된다.

삼성전자 파운드리사업부 (좌측부터) 정원철 상무, 구자흠 부사장, 강상범 상무가 화성캠퍼스 3나노 양산라인에서 3나노 웨이퍼를 보여주고 있다. [사진=삼성전자]

삼성전자는 3나노 공정의 고성능 컴퓨팅(HPC, High-Performance Computing)용 시스템 반도체를 초도 생산한데 이어 앞으로 모바일 SoC 등으로 확대해 나갈 예정이라고 30일 밝혔다.

앞서 삼성전자는 올해 1분기 콘퍼런스콜 당시 "(2분기에) 파운드리는 3나노 공정을 세계 최초로 양산해 기술 리더십을 제고하는 한편, 미주와 유럽 등 글로벌 고객사 공급 확대에 주력하겠다"고 밝힌 바 있다.

◆ 업계 첫 GAA 적용 3나노…삼성 자신감 '업'

삼성전자가 도입한 3나노 공정은 반도체 제조 공정 가운데 가장 앞선 기술로 평가 받는다. 차세대 트랜지스터 구조인 GAA 신기술을 적용한 3나노 공정 파운드리 서비스는 전 세계 파운드리 업체 중 삼성전자가 유일하다.

삼성전자, 세계 최초 3나노 파운드리 양산 [사진=삼성전자]

삼성전자는 이번에 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널(Channel) 4개면을 게이트(Gate)가 둘러 싸는 형태인 차세대 GAA 기술을 세계 최초로 적용했다.

채널의 3개면을 감싸는 기존 핀펫 구조와 비교해 GAA 기술은 게이트의 면적이 넓어지며 공정 미세화에 따른 트랜지스터 성능 저하를 극복하고 데이터 처리 속도와 전력 효율을 높이는 차세대 반도체 핵심 기술로 손꼽힌다.

업계 관계자는 "GAA 구조의 트랜지스터는 전류의 흐름을 보다 세밀하게 조정할 수 있다"며 "GAA 기술은 5~10나노 당시 기존 첨단 반도체에 쓰이던 공정 기술(핀펫)보다 트랜지스터를 소형화하는 과정에서 겪는 노광 기술의 한계나, 작아진 반도체 소자에서 발생할 수 있는 발열이나 전류 누설 같은 근본적인 문제를 해결할 수 있을 것으로 보인다"고 설명했다.

또 삼성전자는 채널을 얇고 넓은 모양의 나노시트(Nanosheet) 형태로 구현한 독자적 MBCFET GAA 구조도 적용했다. 나노시트의 폭을 조정하면서 채널의 크기도 다양하게 변경할 수 있으며, 기존 핀펫 구조나 일반적인 나노와이어(Nanowire) GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있어 고성능·저전력 반도체 설계에 큰 장점이 있다.

삼성전자는 나노시트 GAA 구조 적용과 함께 3나노 설계 공정 기술 공동 최적화(DTCO, Design Technology Co-Optimization)를 통해 PPA(Power 소비전력, Performance 성능, Area 면적)를 극대화했다.

삼성전자 관계자는 "3나노 GAA 1세대 공정은 기존 5나노 핀펫 공정과 비교해 전력은 45% 절감되고, 성능은 23% 향상되며 면적은 16% 축소됐다"며 "GAA 2세대 공정은 전력 50% 절감되고, 성능은 30% 향상되며 면적은 35% 축소된다"고 설명했다.

최시영 삼성전자 파운드리사업부 사장은 "그동안 신기술을 선제적으로 도입하며 빠르게 성장해 왔고, 이번에 MBCFET GAA기술을 적용한 3나노 공정의 파운드리 서비스 또한 세계 최초로 제공하게 됐다"며 "앞으로도 차별화된 기술을 적극 개발하고, 공정 성숙도를 빠르게 높이는 시스템을 구축해 나가겠다"고 밝혔다.

◆ TSMC 추격 시동 건 삼성전자, 3나노로 '승부수'

삼성전자는 TSMC를 넘어설 무기로 GAA 기반 3나노 반도체를 앞세우고 있다. 올 하반기 3나노 공정을 도입할 예정인 TSMC보다 일찍 양산에 돌입해 시장을 선점하겠다는 의욕을 드러내고 있다. 특히 지난달 미국 조 바이든 대통령의 방한 당시 GAA 기반 3나노 시제품에 서명하도록 하며 적극적으로 홍보하는 모습도 보였다.

윤석열 대통령과 조 바이든 미국 대통령 서명이 담긴 반도체 웨이퍼. 두 정상은 지난달 20일 삼성전자 평택 반도체공장에서 첫 만남을 가진 뒤 3나노 미세공정이 적용된 최첨단 반도체 웨이퍼에 서명했다. [사진=대통령실]

삼성전자는 이번 3나노 반도체 양산을 시작으로 내년에는 3나노 2세대, 2025년에는 GAA 기반 2나노 공정 양산에 착수하는 '초격차 기술' 전략을 펼친다는 방침이다. 이를 통해 TSMC와의 점유율 격차를 단기간에 따라잡겠다는 계획이다. TSMC는 올 하반기에 핀펫 기반 3나노 반도체를 양산할 예정으로, GAA 기술은 오는 2025년 2나노부터 적용할 것으로 알려졌다.

하지만 일각에선 삼성전자가 시장을 확대하려면 수율 관리와 고객사 확보를 선제적으로 해결할 필요가 있다고 지적했다. 삼성전자의 3나노 미세공정 시험수율은 올해 초까지 10%에서 20% 수준을 유지하다, 최근 상당한 수준을 확보한 것으로 전해졌다.

또 삼성전자의 3나노 GAA 공정의 첫 고객사는 중국 팹리스 업체인 것으로 알려졌다. 최근에는 대만 TSMC의 3나노 공정에 문제가 생길 경우를 대비해 퀄컴도 삼성전자와 3나노 공정을 활용한 칩 생산에 대한 합의를 진행한 것으로 전해졌다.

TSMC는 당초 7월부터 3나노 기술이 적용된 인텔, 애플 등의 반도체를 양산할 계획이었지만, 수율 문제로 현재 고객사에 4~5nm 공정을 배정하는 것으로 알려졌다. 엔비디아의 경우 연내 출시 예정인 그래픽처리장치(GPU) 지포스 RTX40 시리즈의 생산을 위해 TSMC에 90억 달러(약 10조7천600억원)의 선불금을 지급하고도 5나노 공정을 배당 받았다.

업계 관계자는 "일단 양산을 하며 수율 향상을 동시에 하는 것이 삼성전자의 숙제"라며 "실제 이익이 남는 80~90% 수율까지 나오려면 상당한 시간이 걸릴 것 같다"고 밝혔다.

이어 "품질을 신뢰할 수 있는 3나노 공정 생산량을 누가 더 많이 내느냐에 따라 대형 고객사들이 움직일 여지가 있다"며 "TSMC가 퀄컴이나 AMD, 엔비디아에 충분한 생산량을 공급하지 못하는 경우 이들이 삼성전자에 주문할 가능성이 매우 높다"고 덧붙였다.

또 업계는 삼성전자가 계획대로 이번에 3나노 반도체 양산에 나서자 TSMC와의 격차를 줄이는 데도 상당한 도움이 될 것으로 예상했다.

대만 시장조사업체 트렌드포스에 따르면 삼성전자의 시장 점유율은 지난해 4분기 18.3%에서 올해 1분기 16.3%로, 2%포인트 가량 하락했다. 반면 TSMC는 같은 기간 시장 점유율이 52.1%에서 53.6%로 증가했다. 지난해 4분기에 33.8%포인트 수준이던 두 회사의 점유율 격차는 올해 1분기 37.3%포인트로 더 벌어졌다.

업계 관계자는 "삼성전자가 상반기 내 3나노 생산을 하겠다는 약속은 지켰지만, 이번 생산은 일반적인 의미의 대량 양산이라기보다 제품을 시험삼아 만드는 시생산에 더 가깝다"며 "시생산일지라도 선제적으로 3나노 양산에 나섰다는 점에선 수율 안정화와 고객사 확보 측면에서 TSMC보다 좀 더 우위를 차지할 가능성이 있다"고 말했다.

삼성전자도 이번 일을 두고 자신감을 드러내고 있다. 특히 지난달에는 파운드리를 미래 먹거리로 지목하며 "삼성의 파운드리가 세계 1위로 성장할 경우 삼성전자보다 큰 기업이 국내에 추가로 생기는 것과 비슷한 경제적 효과"라고 설명해 눈길을 끌었다.

또 다른 관계자는 "메모리 반도체 시장에서 압도적인 점유율을 확보한 삼성전자가 3나노 양산을 통해 파운드리 1위 선점의 교두보를 마련한 만큼, 경쟁사들의 견제도 심해질 것"이라며 "지금은 수율 우려 등의 문제를 삼성이 기술력을 통해 해소하는 모습을 외부에 보여주는 게 필요한 시점"이라고 밝혔다.

/장유미 기자(sweet@inews24.com)







포토뉴스